Tidsanalyse i høyhastighets PCB-design

For digitale systemdesigningeniører er tidsanalyse en viktig del av høyhastighets PCB-design. Spesielt med fremveksten av 100M-bussen, etter at signalkanthastigheten når picoseconds, er systemytelsen mer avhengig av front-end design, noe som krever nøyaktig timinganalyse og beregning i begynnelsen av designet. Tidsanalyse og signalintegritet er uadskillelig, og god signalkvalitet er nøkkelen til å sikre tidsforhold. Signalkvalitetsproblemer forårsaket av refleksjon, krysstale og andre fenomener vil sannsynligvis bringe timingskift og lidelse, og vi må vurdere de to sammen når vi designer.

Utgangspunktet for tidsanalysen er å bestemme designordningen i henhold til signalets etablering eller holde tidsforhold. Denne metoden går gjennom hele designprosessen, inkludert IC-design, brettdesign og systemdesign.

Flytid refererer til forskjellen fra det øyeblikket signalet sendes til det øyeblikket signalet er stabilt på mottakersiden, og brukes til å uttrykke forsinkelsen forårsaket av ledninger og belastning. Ved lav hastighet kan det bestemmes ved omtrentlig metode, men i utformingen av høyhastighets pcb må det bestemmes av simuleringsmetode på grunn av faktorer som last og overføringslinjeeffekt. Etter at flytiden er bestemt, kan tidsberegningen implementeres ved hjelp av en tabell eller manuell metode for å sjekke om signalet oppfyller signalprøven og hold krav. På samme måte reverserer du denne prosessen for å få regler for rutelengde.

Karakteristikken for den vanlige klokkemodusen er at klokkene på transceiverne leveres av den vanlige klokkekilden. Den har to egenskaper. Det ene er at dataene må nå mottaksenden innen en syklus, og den andre er at klokkeforskjellen har stor innflytelse på timingen.

Vanligvis når klokken og dataene drives av samme type grensesnitt, trenger tidsberegningen bare å vurdere faseforskjellen mellom dem. Hvis dette ikke er tilfelle, må faseforskjellen (for eksempel ledningslengden) justeres i henhold til flytiden. Metoden i den forstand at dataklokkerutingen er av samme lengde, blir ineffektiv.

I utformingen har andre faktorer som å bytte støy, intersymbolinterferens og ikke-ideelle løkker innvirkning på signalfasen. Derfor bør vi på den ene siden med rimelighet legge til designmarginer i timingdesignet, og på den annen side må vi ta i bruk andre designmetoder for å redusere påvirkningen av forstyrrelser.